لایه نشانی و زُدایش

همان طور که از ساختار ترانزیستورها و مدار مجتمع نتیجه می‌شود، ساخت مدار مجتمع نیاز به نشاندن مواد مختلفی نظیر پلی‌سیلیکون دارد. یک روش رایج برای تشکیل پلی‌سیلیکون روی لایه‌های ضخیم عایق، روش لایه‌نشانی با بخار شیمیایی (CVD) است، که در آن ویفرها در یک کوره شامل گازی که مواد مطلوب را از طریق واکنش شیمیایی ایجاد می‌کند، قرار می‌گیرند. در فرآیندهای جدید، CVD در فشار پایین انجام می‌شود تا یکنواختی بیش‌تری به دست آید.
زدایش مواد نیز یک گام حیاتی است. برای مثال پنجره‌های اتصال با ابعاد خیلی کوچک مثل 3/0 میکرومتر در 3/0 میکرومتر و عمق نسبتا زیاد مثل 2 میکرومتر باید با دقت بالایی زدوده شود. بسته به سرعت، دقت و قابلیت انتخاب لازم در مرحله‌ی زدایش و نوع ماده‌ای که باید زدوده شود، یکی از این روش‌ها را می‌توان به کار برد:

1. زدایشِ تر: یعنی ویفر در یک مایع شیمیایی قرار می‌گیرد. (دقت کمی دارد)

2. زدایش با پلاسما: که در آن ویفر با گاز پلاسما بمباران می‌شود. (دقت بالایی دارد)

3. زدایش با یون واکنش دهنده: که در آن یون‌های تولید شده در گاز، ویفر را بمباران می‌کنند.

کاشت یونی
در بسیاری از مراحل ساخت، باید آلاینده‌ها (همان ناخالصی‌هایی که به دلیل تغییر خواص نیمه‌رسانا به آن اضافه می‌کنیم) به طور انتخابی وارد ویفر شوند. برای مثال، بعد از تکمیل زنجیره‌ لیتوگرافی در شکل (1)، چاه n با افزودن آلاینده به ناحیه‌ی بدون پوشش تشکیل می‌شود. به طور مشابه نواحی سورس و درین ترانزیستورها نیز نیاز به افزودن انتخابی آلاینده به ویفر دارند.

رایج‌ترین روش افزودن آلاینده روش «کاشت یونی» است که به وسیله‌ی آن اتم‌های آلاینده به صورت یک پرتوی متمرکزِ پر انرژی شتاب داده می‌شود و به سطح ویفر برخورد کرده و در نواحی بدون پوشش نفوذ می‌کند. (شکل 2 را ببینید) میزان آلایش با شدت و طول عملیات کاشت معین می‌شود و عمق ناحیه‌ی آلاییده با انرژی پرتو تنظیم می‌شود

شکل(2)

کاشت یونی باعث تخریب قابل ملاحظه‌ی شبکه‌بلوری سیلیکون می‌شود. به همین دلیل، ویفر بعد از این فرآیند باید به مدت 15 تا 30 دقیقه تا دمای تقریبی 1000 درجه سانتی‌گراد گرم شود تا اجازه دهد که پیوندهای شبکه دوباره شکل بگیرند. این عملیات، تابکاری نامیده می‌شود.
تابکاری ویفر یک بار و آن هم بعد از آن که همه‌ی نواحی کاشته شدند انجام می‌شود. یک پدیده‌ی جالب در کاشت یونی، کانال زدن است. همان طور که در شکل 3- الف نشان داده شده است، اگر جهت پرتوی کاشت با محور کریستال در یک جهت باشد، یون‌ها تا عمق بسیار زیادی در داخل ویفر نفوذ می‌کنند. برای همین منظور دستگاه تابنده‌ی پرتو (یا ویفر) را به اندازه‌ی 7 تا 9 درجه کج می‌کنند. (شکل 3- ب را ببینید.)

اکسیداسیون
ویژگی منحصر به فرد سیلیکون آن است که به ما امکان می‌دهد تا یک لایه‌ی بسیار یکنواخت اکسید روی سطح آن ایجاد کنیم تا بتوان لایه‌های اکسید گیت را با ضخامت چند ده انگستروم (فقط چند لایه‌ی اتمی) با آن ساخت. این ویژگی سیلیکون به علت آن است که اکسید سیلیکون هنگامی که ساخته می‌شود دارای نقص بلوری کمی است. دی‌اکسیدسیلیکون علاوه بر آن که به صورت عایق گیت به کار می‌رود، می‌تواند به صورت پوشش محافظ در بسیاری از مراحل ساخت عمل کند. هم‌چنین در قسمت‌های بین ترانزیستورها یک لایه‌ی ضخیم SiO2 که اکسیداسیون (FOX) نامیده می‌شود، رشد می‌دهند تا سیم‌های فلزی اتصال که در گام‌های بعدی ایجاد می‌کنند، روی آن ساخته شود.
دی‌اکسیدسیلیکون با قرار دادن سیلیکون بدون پوشش در یک محیط اکسید کننده مثل اکسیژن با دمایی در حدود 1000 درجه سانتی‌گراد رشد داده می‌شود. در واقع؛ قسمت‌هایی را که می‌خواهند از دی‌اکسیدسیلیکون پوشش دهند با استفاده از فرآیند لیتوگرافی، مشخص می‌کنند و سپس IC را در محیط اکسید کننده قرار می‌دهند. بدین ترتیب فقط قسمت‌هایی که با استفاده از لیتوگرافی فاقد پوشش هستند، اکسید می‌شوند.

فناوری ساخت مدارهای مجتمع- قسمت سوم

شرکت در آزمون

یک آزمایش ساده

مواد و وسایل مورد نیاز
یک کاغذ سفید A4 یا یک قطعه پارچه‌ی سفید تقریبا در همین ابعاد، یک بخاری روشن، مقداری فویل آلومینیومی، یک عدد قیچی.

شرح آزمایش
ابتدا شعله‌ی بخاری را کم کنید، سپس کاغذ سفید یا پارچه‌ی سفید را بر روی بخاری قرار دهید. به گونه‌ای که شیارهای روی بخاری را بپوشاند. مراقب باشید که کاغذ یا پارچه آتش نگیرد. پس از حدود یک دقیقه کاغذ را بردارید و با دقت نگاه کنید. مشاهده می‌شود که تصویر شیارهای بخاری بر روی کاغذ منتقل شده است. اگر بخواهید،‌ می‌توانید تصاویر دلخواه خود را با استفاده از قیچی بر روی فویل آلومینیومی ببرید. سپس این تصاویر را با همین روش بر روی صفحه‌ی کاغذی منتقل کنید.

پرسش‌های آزمایش
1. مراحل این آزمایش را با روش لیتوگرافی نوری مقایسه کنید.
2. یک آزمایش ساده‌ی دیگر طراحی کنید که روش لیتوگرافی نوری را تشریح کند. این آزمایش را انجام دهید.

پس از انجام مرحله‌ی لیتوگرافی، قرص سیلیسیومی آماده‌ی انجام گام‌های بعدی است. گام‌های اکسیداسیون، کاشت یونی، ‌لایه‌نشانی و زُدایش مواد زائد را در مقاله‌ی بعدی دنبال کنید.

گام دوم: لیتوگرافی نوری
لیتوگرافی نوری اولین قدم درانتقال اطلاعات مربوط به الگوی مدار بر روی ویفر است. همان‌طور که در نمای بالایی در شکل (1)‌ می‌بینید،‌ ترانزیستور شامل چند ضلعی‌هایی است که نمایان‌گر لایه‌های مختلف هستند نظیر چاهn، نواحی سورس و درین، پلی‌زسیلیکون، اتصالات و لایه‌های فلزی.




شکل 1. نمای یک بالایی و کناری یک ترانزیستور NMOS و یک ترانزیستور PMOS

برای ساخت، ترانزیستورها را به این لایه‌های مختلف تجزیه می‌کنیم. برای مثال چینش شکل (1)‌ را می‌توان به صورت 5 لایه‌ی مختلف که در شکل (2)‌ نشان داده شده است در نظر گرفت. هر کدام از آن‌ها باید با دقت بسیار بالا روی ویفر ایجاد شوند.

در شکل (2) منظور از ناحیه‌یn-، ناحیه‌ای است که ترانزیستور PMOS قرار است روی آن ساخته شود. هم‌چنین، منظور از ناحیه‌ی فعال،‌ نواحی سورس و درین و سوراخ‌های n+ وP+ هستند.




شکل 2. 5 لایه‌ی مختلف ترانزیستورهای شکل(1)

برای این‌که دریابیم چگونه یک لایه از چینش به ویفر منتقل می‌شود،‌ الگوی چاه n در شکل 2- الف را به عنوان مثال در نظر بگیرید. این الگو ابتدا بر روی یک ماسک شیشه‌ای شفاف به وسیله‌ی یک پرتوی الکترونی که دقیقاً کنترل شده است،‌ نوشته می‌شود. (شکل 3- الف را ببینید.)
همین‌طور مطابق شکل 3- ب، قبل از انتقال الگو از شیشه یه سطح ویفر، سطح ویفر نیز با یک لایه‌ی نازک از ماده‌ای به نام فوتورزیست پوشانده می‌شود. فوتورزیست2 ماده‌ای است که میزان حلالیت آن با تابش نور تغییر می‌کند (یعنی با تابش نور نرم یا سخت می‌شود). بعد از آن، ماسک بالای ویفر قرار می‌گیرد و الگو با تابش پرتوی فرابنفش روی ویفر منتقل می‌شود. (شکل 3- ج را ببینید) فوتورزیست در نواحی‌ای که تحت تابش پرتوی فرابنفش قرار گرفته سِفت شده در زیر مستطیل سیاه نرم باقی می‌ماند (یعنی ناحیه‌ی مستطیلی روی شیشه چون تحت تاثیر نور قرار نمی‌گیرد بر روی ویفر ایجاد می‌شود). سپس ویفر در یک زُداینده قرار می‌گیرد که نواحی نرم فوتورزیست را حل می‌کند و سطح سیلیکون را بدون پوشش می‌سازد. حال می‌توان یک چاه n- را در این ناحیه درست کرد (دقت کنید ما هنوز چاه n را درست نکرده‌ایم، بلکه جای آن را آماده کرده‌ایم. در مقالات بعدی نحوه‌ی درست کردن چاه n را بیان خواهیم کرد). به مجموعه‌ی این فرایندها، زنجیره‌ی لیتوگرافی نوری می‌گوییم.




شکل (3)

به طور خلاصه، زنجیره‌ی مربوط به لیتوگرافی در هر لایه شامل یک ماسک و سه مرحله پردازش است که عبارت است از:

1. پوشاندن ویفر با فوتورزیست
2. تنظیم ماسک روی ویفر و تابش نور
3. زُدودن فوتورزیست ظاهر شده

بنابراین، مثال شکل (2) ‌حداقل به 5 ماسک و در نتیجه 15 زنجیره‌ی لیتوگرافی نیاز دارد. باید خاطر نشان کرد که دو نوع فوتورزیست در فرآیند لیتوگرافی به کار می‌رود: فوتورزیست منفی3 در نواحی که نور به آن تابیده می‌شود،‌ سفت می‌شود. در حالی که فوتورزیست مثبت 4 در نواحی که نور به آن نخورده، سفت می‌شود. همان‌طور که بعدتر خواهیم دید، در فرآیند ساخت مدارهای مجتمع از هر دو نوع فوتورزیست استفاده می‌شود.
تعداد ماسک‌های یک فرآیند تاثیر چشم‌گیری بر هزینه‌ی کلی ساخت دارد، که در نهایت بر قیمت تراشه هم تاثیر می‌گذارد. دو دلیل بر این امر وجود دارد: هر ماسک چند هزار دلار قیمت دارد و به دلیل دقت لازم،‌ لیتوگرافی فرآیند کُند و گرانی است. در حقیقت فناوری CMOS به دلیل تعداد نسبتا پایین ماسک‌ها،‌ در حدود 7، در ابتدا مورد توجه واقع شد. اگر چه در فرآیندهای جدید CMOS این تعداد به 25 می‌رسد و کل هزینه‌ی ماسک‌ها بالاتر از 200 هزار دلار است،‌ قیمت هر IC باز هم پایین است. زیرا هم تعداد ترانزیستورها بر واحد سطح و هم اندازه‌ی ویفر به طور پیوسته افزایش یافته است.
فرآیند لیتوگرافی نوری مشابه فرآیندی است که در عکاسی بر روی فیلم عکاسی اتفاق می‌افتد. برای آن که با لیتوگرافی نوری بیش‌تر آشنا شوید، آزمایش ساده‌ی زیر را انجام دهید.

فناوری ساخت مدارهای مجتمع- قسمت دوم

شرکت در آزمون

شکل 2. سمت راست: سیلیکون نوع p و سمت چپ: سیلیکون نوعn

ملاحظات کلی فرآیند ساخت
قبل از آن که به صورت جزئی و دقیق،‌ فرآیند ساخت مدارهای مجتمع را بررسی کنیم، خوب است که ساختمان ساده‌ی ترانزیستورهای NMOS و PMOS را در نظر بگیریم و گام‌های لازم برای ساخت را پیش‌بینی کنیم. در شکل (1) نمای کناری و بالایی یک ترانزیستور NMOS و یک ترانزیستور PMOS نشان داده شده است.
قبل از آن که به صورت جزئی و دقیق،‌ فرآیند ساخت مدارهای مجتمع را بررسی کنیم، خوب است که ساختمان ساده‌ی ترانزیستورهای NMOS و PMOS را در نظر بگیریم و گام‌های لازم برای ساخت را پیش‌بینی کنیم. در شکل (1) نمای کناری و بالایی یک ترانزیستور NMOS و یک ترانزیستور PMOS نشان داده شده است



شکل(1) نمای بالایی و کناری یک ترانزیستور NMOS و یک ترانزیستور PMOS

ملاحظات کلی فرآیند ساخت
قبل از آن که به صورت جزئی و دقیق،‌ فرآیند ساخت مدارهای مجتمع را بررسی کنیم، خوب است که ساختمان ساده‌ی ترانزیستورهای NMOS و PMOS را در نظر بگیریم و گام‌های لازم برای ساخت را پیش‌بینی کنیم. در شکل (1) نمای کناری و بالایی یک ترانزیستور NMOS و یک ترانزیستور PMOS نشان داده شده است.
قبل از آن که به صورت جزئی و دقیق،‌ فرآیند ساخت مدارهای مجتمع را بررسی کنیم، خوب است که ساختمان ساده‌ی ترانزیستورهای NMOS و PMOS را در نظر بگیریم و گام‌های لازم برای ساخت را پیش‌بینی کنیم. در شکل (1) نمای کناری و بالایی یک ترانزیستور NMOS و یک ترانزیستور PMOS نشان داده شده است



شکل(1) نمای بالایی و کناری یک ترانزیستور NMOS و یک ترانزیستور PMOS

فناوری ساخت مدارهای مجتمع- قسمت اول

شرکت در آزمون

چقدر کوچک‌تر؟!
ابعاد ترانزیستور را معمولا با طول کانال ترانزیستور، یعنی فاصله‌ی بین سورس و درین مشخص می‌کنند (اگر این مفاهیم را یادتان رفته، به مقاله‌ی «آشنایی با ساختار و نحوه‌ی عملکرد ترانزیستور» مراجعه کنید). طول کانال ترانزیستور تا چند سال پیش حدود 0/25 میکرومتر بود. این طول سپس به 0/18 میکرومتر و پس از آن به 90 نانومتر کاهش یافت، یعنی کمتر از 100 نانومتر. از این مرحله، ترانزیستور در حوزه مورد نظر فناوری‌نانو قرار می‌گیرد. در مدارهای مجتمع امروزی طول کانال ترانزیستور حدود 65 نانومتر است.
پیش‌بینی می‌شود تا سال 2010 میلادی ترانزیستورهایی با طول کانال 45 نانومتر در مدارهای مجتمع مورد استفاده قرار بگیرند. همچنین برآوردها نشان می‌دهد طول کانال ترانزیستورها در سل 2013 میلادی به 32 نانومتر و در سال 2016 میلادی به 22 نانومتر برسد. همان طور که ملاحظه می‌کنیم، ابعاد ترانزیستور مرتب کوچک و کوچک‌تر می‌شود و نقش فناوری‌نانو در الکترونیک بیش از پیش مهم جلوه می‌کند.
البته ماجرا به این سادگی هم نیست. رسیدن به ابعاد کوچکی که بیان شد، نیازمند حل مسائل و مشکلات بسیاری است. همان گونه که می‌دانیم، زمانی که از ابعاد چند ده نانومتر صحبت می‌کنیم، با تعداد محدودی اتم سر و کار داریم. اندازه‌ی اتم سیلیسیوم که عنصر اصلی در ساخت مدارهای الکترونیکی امروزی است، حدود 0/2 نانومتر است. اگر فاصله‌ی مربوط به پیوند اتمی را هم در نظر بگیریم، می‌بینیم که در این ابعاد مطرح شده برای طول کانال، کار بسیار دشواری را پیش رو داریم. چرا که کار با چند ده اتم، مسائل پیش‌بینی نشده‌ی بسیاری به دنبال خواهد داشت. در واقع در این ابعاد اتفاقاتی می‌افتد که در ابعاد بزرگ‌تر به سادگی قابل صرف نظر کردن است. ولی اکنون نمی‌توان از آن چشم‌پوشی کرد. این مشکلات را مسائل کوانتومی می‌گوییم.
مشکل دیگر، فناوری ساخت ترانزیستور در این ابعاد است. فنون و ابزارهای ساخت مدارهای مجتمع باید تغییرات اساسی بیابند. در این راه باید ابداعات و خلاقیت‌های زیادی انجام گیرد تا دسترسی به آن چه پیش‌بینی شده، امکان‌پذیر شود. برای اینکه بتوانیم در این باره دقیق‌تر صحبت کنیم، لازم است ابتدا با فناوری ساخت مدارهای مجتمع الکترونیکی آشنا شویم. ما در چند مقاله‌ی بعدی درباره‌ی فناوری ساخت مدارهای مجتمع بیشتر صحبت می‌کنیم.

چرا ترانزیستورِ کوچک‌تر؟!

گفتیم مور پیش‌بینی کرد که تعداد ترانزیستورهای مدارهای مجتمع هر دو سال تقریبا دو برابر می‌شود. البته این قانون مور را می‌توان به گونه‌ای دیگر نیز بیان کرد؛ در این بیان جدید هر دو سال ابعاد ترانزیستورهای موجود در مدارهای الکترونیکی تقریبا نصف می‌شود. اما به نظر شما چرا سازندگان مدارهای مجتمع به دنبال قرار دادن تعداد بیشتری ترانزیستور در یک مدار مجتمع هستند؟ یا به بیان دیگر، چرا سازندگان مدارهای مجتمع به دنبال کوچک‌تر کردن ابعاد ترانزیستور هستند؟ آیا این کار مزیتی دارد؟
همان گونه که قبلا در مقاله‌ی «آشنایی با ساختار و نحوه‌ی عملکرد ترانزیستور» به صورت مفصل شرح دادیم، ترانزیستورها از طریق الکترون‌های آزاد یا حفره‌های آزاد مسیر رسانش الکتریکی را برقرار می‌کنند. ما از این ویژگی ترانزیستور که مشابه یک کلید است، استفاده می‌کنیم و مدارهای الکترونیکی را طراحی می‌کنیم و می‌سازیم. هر چه تعداد ترانزیستورها در مدارات مجتمع بیشتر باشد، یا به بیان دیگر هر چه ترانزیستورها کوچک‌تر باشند، الکترون‌ها و حفره‌های آزاد برای رسانش الکتریکی مسیر کمتری را می‌پیمایند و این یعنی سرعت پردازش اطلاعات بیشتر می‌شود.

همچنین همان طور که در مقاله‌ی «نقش ترانزیستور در الکترونیک (2) » بیان کردیم، واحدهای حافظه‌ها نظیرRAM ، ROM ، FLASH و ... همگی از ترانزیستور ساخته شده است. بنابراین هر چه تعداد ترانزیستورها در مدارهای مجتمع بیشتر شود، اندازه حافظه‌ها نیز بیشتر می‌شود.
به همین جهت است که سرعت واحد پردازشگر مرکزی در رایانه‌ها مرتب افزایش می‌یابد. تا چند سال پیش سرعت رایانه‌ها حداکثر چند صد مگا هرتز بود، در حالی که امروزه سرعت رایانه‌ها به چند گیگا هرتز رسیده است و مرتب نیز در حال افزایش است. یا این‌که اندازه‌ی ظاهری حافظه‌ها تغییری نمی‌کند و حتی در مواردی کوچک‌تر هم می‌شود، اما میزان حافظه‌ی آن‌ها به سرعت در حال افزایش است.
اکنون ممکن است این پرسش در ذهن شما شکل بگیرد که چرا با این همه مزایا، از همان ابتدا ترانزیستورهایی با ابعاد کوچک نساختیم؟ چرا دانشمندان تقریبا هر دو سال، ابعاد ترانزیستور را نصف می‌کنند؟ پاسخ این پرسش ساده است. در اواخر دهه‌ی 60 میلادی که برای اولین بار از ترانزیستور برای ساخت مدارهای مجتمع استفاده شد، فناوری ساخت آن ها در ابعاد کوچک موجود نبود. در واقع دانشمندان به تدریج و با استفاده از روش‌های نوین و فنون خاصی توانستند ابعاد ترانزیستورها را کوچک کنند و این کوچک شدن همچنان ادامه دارد.

قانون مور
به تصویر(1) نگاه کنید. در این تصویر نموداری آمده که در آن، تعداد ترانزیستورهای واحد پردازشگر مرکزی رایانه بر محور عمودی و سال تولید آن بر محور افقی نشان داده شده است. پیش‌بینی مور با یک خط‌چین مورب رسم شده و اعداد واقعی با نقطه نمایش داده شده‌اند. بدین ترتیب می‌توان ملاحظه کرد که پیش‌بینی قانون مور تا چه اندازه به واقعیت نزدیک است. توجه کنید که در تصویر(1) ، به منظور پرهیز از پیچیدگی، نام همه‌ی انواع CPU نوشته نشده است. (CPU) یا واحد پردازشگر مرکزی، مخفف واژه‌ی Central Processing Unit است. این بخش اصلی‌ترین و مهم‌ترین قسمت یک رایانه است CPU .به منزله‌ی مغز رایانه انجام عملیات پردازشی، منطقی، ریاضی و کنترلی را بر عهده دارد. به بیان دیگر همه‌ی کارهای رایانه توسط واحد پردازشگر مرکزی مدیریت و کنترل می‌شود.




تصویر1- مقایسه‌ی قانون مور و تعداد ترانزیستورهای CPU از سال 1971 تا 2008.

ترانزیستورها کوچک و کوچک‌تر می‌شوند

شرکت در آزمون